![](https://static.youtibao.com/asksite/comm/h5/images/m_q_title.png)
[主观题]
Verilog HDL的功能描述可以用______、______、______和______等方法来实现,通常把确定这些设计模块描述的方法
称为建模。
查看答案
![](https://static.youtibao.com/asksite/comm/h5/images/solist_ts.png)
4位二进制加法计数器设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计4位二进制加法计数器电路,建立4位二进制加法计数器的实验模式。通过电路仿真和硬件验证,进一步了解4位二进制加法计数器的功能和特性。
设计原理
4位二进制加法计数器的元件符号如图所示,CLK是时钟输入端,上升沿有效;CLRN是复位输入端,低电平有效;Q[3..0]是计数器的状态输出端;COUT是进位输出端。