首页 > 考研
题目内容 (请给出正确答案)
[单选题]

若4位二进制加法计数器正常工作时,由0000状态开始计数,则经过35个输入计数脉冲后,计数器的状态应该是()。

A.1011

B.0011

C.1101

D.1110

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“若4位二进制加法计数器正常工作时,由0000状态开始计数,则…”相关的问题
第1题
若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为0111。()
点击查看答案
第2题
用4位二进制同步可逆计数器T4193和必要的逻辑门实现模12加法计数器。

点击查看答案
第3题
用4位二进制加法计数器74161构成的计数器电路如图所示,则对该计数器应用电路功能描述正确的是()。

A.余3码编码的十进制加法计数器

B.循环码编码的九进制加法计数器

C.余3码编码的三进制加法计数器

D.循环码编码的二进制加法计数器

点击查看答案
第4题
位二进制加法计数器CT74161和集成单稳态触发器CT74LS121组成如图P6.10(a)所示的电路.(1)分析CT
位二进制加法计数器CT74161和集成单稳态触发器CT74LS121组成如图P6.10(a)所示的电路.(1)分析CT

位二进制加法计数器CT74161和集成单稳态触发器CT74LS121组成如图P6.10(a)所示的电路.

(1)分析CT74161组成电路,画出转换状态图.

(2)估算CT74LS121组成电路的输出脉宽Tw值.

(3)设CP为方波(周期Td≥1ms),在图P6.10(b)中画出图P6.10(a)中u1、u0两点的工作波形.

点击查看答案
第5题
一个8位二进制加法计数器,如果输入脉冲频率f=256kHz,此计数器最高位触发器输出脉冲频率为1kHz。()
点击查看答案
第6题
有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6(0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.(1)请设计系统方框图;(2)请设计ASM流程图.
有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6(0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.(1)请设计系统方框图;(2)请设计ASM流程图.

点击查看答案
第7题
对于集成计数器74LS161,如下描述正确的是()。

A.同步4位二进制计数器,具有同步清零功能

B.同步4位二进制计数器,具有异步清零功能

C.同步8421BCD十进制计数器,具有异步清零功能

点击查看答案
第8题
图6-18所示电路可用作阶梯波发生器。如果计数器是加/减计数器,它和DAC相适应,均是十位(二进制数),

图6-18所示电路可用作阶梯波发生器。如果计数器是加/减计数器,它和DAC相适应,均是十位(二进制数),时钟频率为1 MHz,求阶梯波的重复周期,试画出加法计数和减法计数时DAC的输出波形(控制信号S=0,加计数;S=1,减计数)。

点击查看答案
第9题
试利用两片4位二进制并行加法器741S283和必要的门电路.组成1位二-是进制加法器电路.(根据二-十进制数的加法运算规则,当两数之和小于、等于9(1001)时,相加的结果和按二进制数相加所得到的结果一样.当两数之和大于9(即等于1010~111)时,则应在按二进制数相加的结果上加6(0110),这样就以给出进位信号,同时得到一个小于9的和.)
试利用两片4位二进制并行加法器741S283和必要的门电路.组成1位二-是进制加法器电路.(根据二-十进制数的加法运算规则,当两数之和小于、等于9(1001)时,相加的结果和按二进制数相加所得到的结果一样.当两数之和大于9(即等于1010~111)时,则应在按二进制数相加的结果上加6(0110),这样就以给出进位信号,同时得到一个小于9的和.)

点击查看答案
第10题
下列说法正确的是()。

A.二进制数只由两位数组成

B.二进制转化为八进制时,当分组不足3位,分别向高位或低位补0凑成3位

C.十进制转化为其它进制时,其整数部分和小数部分在转换时需作不同的计算

D.八进制转化为十六进制时,可以通过二进制数作为中间桥梁,先转化为二进制数,再转化为十六进制

E.二进制转化为十六进制时,当分组不足4位,分别向高位或低位补0凑成4位

点击查看答案
第11题
由两片CT74290级联组成异步100进制加法计数器.

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改