如果结果不匹配，请 
更多“试用下降沿触发的D触发器组成4位异步二进制加计数器，画出逻辑…”相关的问题
第5题
如果计数器的计数脉冲不是同时加到所有触发器的计数输入端，而只加到最低位触发器的计数输入端，其他各级触发器则由相邻的低位触发器来触发，这时计数器称为（)。
A.同步计数器
B.异步计数器
C.可逆数器
D.步计数器
第6题
D触发器的异步置位端SD和复位端RD都是低电平有效，要使D触发器的现态Qn为1，应满足如下条件（)。
A.SD=1、RD=0、CP上升沿
B.SD=1、RD=0、与CP无关
C.SD=0、RD=1、与CP无关
D.SD=0、RD=1、CP上升沿
第7题
关于D触发器，下列说法错误的是()。
A.D触发器的特性方程为：Qn+1=D
B.触发器的触发翻转发生在时钟脉冲的触发沿
C.RD和SD的作用主要是用来给触发器设置初始状态，都为低电平有效
D.RD和SD信号不受时钟信号CP的制约，具有最高的优先级，两者同时有效时，输出状态维持不变
第11题
（)旋钮用于控制触发时触发点位于触发信号的上升沿还是下降沿。（A)稳定度（B)电平（C)极性（D)时基
()旋钮用于控制触发时触发点位于触发信号的上升沿还是下降沿。
(A)稳定度
(B)电平
(C)极性
(D)时基因数调节
