图6-18所示电路可用作阶梯波发生器。如果计数器是加/减计数器,它和DAC相适应,均是十位(二进制数),时钟频率为1 MHz,求阶梯波的重复周期,试画出加法计数和减法计数时DAC的输出波形(控制信号S=0,加计数;S=1,减计数)。
某系统组成方框如图3.29所示,已知v1(t)=VΩmcosΩt,S1(ωct)和S2(ωct)分别是幅度为1,重复频率为ωc的单向开关和双向开关,且ωc>>Ω请分别画出A、B、C、D各点电压的波形及写出相应的表达式,假设各滤波器的幅频特性如图示,暂不考虑信号通过滤波器的时延。