首页 > 大学本科
题目内容 (请给出正确答案)
[主观题]

利用集成二进制计数器CT74163和必要的门电路,设计一个分频器.当输入X为1Hz方波时,输出Y为60Hz

方波(占空比为1).要求采用模10计数器和模6计数器串联设计.画出整个电路的逻辑电路连接图,并做出每一个CT74163器件的状态转移图.CT74163的逻辑符号如图10.106所示.

利用集成二进制计数器CT74163和必要的门电路,设计一个分频器.当输入X为1Hz方波时,输出Y为6

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“利用集成二进制计数器CT74163和必要的门电路,设计一个分…”相关的问题
第1题
用4位二进制同步可逆计数器T4193和必要的逻辑门实现模12加法计数器。

点击查看答案
第2题
假定有一8253接在系统中,其端口地址为分配如下:0#计数器为220H,1#计数器为221H2#计数器为222H
,控制口为223H,利用0#计数器高8位计数,计数值为256,二进制方式,选用方式3工作,试编程初始化。

点击查看答案
第3题
试利用两片4位二进制并行加法器741S283和必要的门电路.组成1位二-是进制加法器电路.(根据二-十进制数的加法运算规则,当两数之和小于、等于9(1001)时,相加的结果和按二进制数相加所得到的结果一样.当两数之和大于9(即等于1010~111)时,则应在按二进制数相加的结果上加6(0110),这样就以给出进位信号,同时得到一个小于9的和.)
试利用两片4位二进制并行加法器741S283和必要的门电路.组成1位二-是进制加法器电路.(根据二-十进制数的加法运算规则,当两数之和小于、等于9(1001)时,相加的结果和按二进制数相加所得到的结果一样.当两数之和大于9(即等于1010~111)时,则应在按二进制数相加的结果上加6(0110),这样就以给出进位信号,同时得到一个小于9的和.)

点击查看答案
第4题
一片中规模集成计数器74LS161有()个引脚
一片中规模集成计数器74LS161有()个引脚

点击查看答案
第5题
一片集成计数器74LS161芯片有()个引脚
一片集成计数器74LS161芯片有()个引脚

点击查看答案
第6题
图6-18所示电路可用作阶梯波发生器。如果计数器是加/减计数器,它和DAC相适应,均是十位(二进制数),

图6-18所示电路可用作阶梯波发生器。如果计数器是加/减计数器,它和DAC相适应,均是十位(二进制数),时钟频率为1 MHz,求阶梯波的重复周期,试画出加法计数和减法计数时DAC的输出波形(控制信号S=0,加计数;S=1,减计数)。

点击查看答案
第7题
STC单片机定时器中的硬件计数器是两个八位二进制计数器串联。()
点击查看答案
第8题
用4位二进制加法计数器74161构成的计数器电路如图所示,则对该计数器应用电路功能描述正确的是()。

A.余3码编码的十进制加法计数器

B.循环码编码的九进制加法计数器

C.余3码编码的三进制加法计数器

D.循环码编码的二进制加法计数器

点击查看答案
第9题
位二进制加法计数器CT74161和集成单稳态触发器CT74LS121组成如图P6.10(a)所示的电路.(1)分析CT
位二进制加法计数器CT74161和集成单稳态触发器CT74LS121组成如图P6.10(a)所示的电路.(1)分析CT

位二进制加法计数器CT74161和集成单稳态触发器CT74LS121组成如图P6.10(a)所示的电路.

(1)分析CT74161组成电路,画出转换状态图.

(2)估算CT74LS121组成电路的输出脉宽Tw值.

(3)设CP为方波(周期Td≥1ms),在图P6.10(b)中画出图P6.10(a)中u1、u0两点的工作波形.

点击查看答案
第10题
对于中规模集成计数器74LS161,当计数功能选择控制端为(),计数器处于计数状态()。

A.ENP=1;ENT=0

B.ENP=1;ENT=1

C.ENP=0;ENT=1

D.ENP=0;ENT=0

点击查看答案
第11题
对于中规模集成计数器74LS161,以下几个引脚优先级最高的是()。

A.第9引脚

B.第1引脚

C.第7引脚ENP

D.第10引脚ENT

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改