题目内容
(请给出正确答案)
[单选题]
在Verilog语言中对Always语句描述错误的是?()
A.@后敏感信号或表达式发生变化,语句就顺序执行一次
B.wire类型变量可以在这个语句中被赋值
C.reg类型变量可以在这个语句中被赋值
D.总是循环重复执行
查看答案
如果结果不匹配,请 联系老师 获取答案
A.@后敏感信号或表达式发生变化,语句就顺序执行一次
B.wire类型变量可以在这个语句中被赋值
C.reg类型变量可以在这个语句中被赋值
D.总是循环重复执行
A.Python语言的numpy库支持对向量、矩阵等数据概念的表示
B.Python语言语法中对缩进的要求不是强制的
C.Python语言的列表(list,[])之中不能嵌套包含列表
D.Python语言中的while循环语句之中的循环条件不能直写为True,否则会造成死循环
块的WHERE子句或HAVING短语的条件中的查询称为()。
下列说法中错误的是()
A.C语言中循环嵌套的层数没有限定
B.C语言中的内部函数只能在本文件中被调用
C.用typedef语句定义的数据类型名称必须是大写字母
D.C语言中的continue语句,可以通过改变程序的结构而省略
A.只有函数调用作为语句或函数表达式这两种
B.函数调用作为语句、函数表达式或函数参数三种
C.只有函数调用作为语句这一种方式
D.只有函数调用作为函数表达式这一种
A.求出字符变量A$中第一个字符的ASCⅡ编码
B.求出字符变量A$中第二个字符的ASCⅡ编码
C.求出字符变量A$中最后一个字符的ASCⅡ编码
D.将A$中的字符转换为数值
C语言中while和do-while循环的主要区别是()
A.do-while的循环体至少无条件执行一次
B.while的循环控制条件比do-while的循环控制条件严格
C.do-while允许从外部转到循环体内
D.do-while循环体不能是复合语句