如果结果不匹配，请 
更多“在“Cache-主存”层次中，CPU的访存地址被分割为___…”相关的问题
第2题
某机字长32位，主存容量32 MB，按字节编址；该机的Cache采用4路组相联映射方式，Cache容量为16 KB，块
长为4个字，试回答下列问题：
点击查看答案
(1)主存地址位数为多少？
(2)画出主存地址格式示意图，注明各字段名称及位数。
(3)设该Cache的命中率为98％，如果Cache的速度是主存的5倍，则该机采用Cache时存储系统的速度是不采用Cache时的多少倍(设CPU访存时同时访问Cache和主存，若Cache命中则中断主存访问)？
参考答案：错误
第3题
设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号(低电平有效)，用WR作读写控制信号(高
设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效)，用WR作读写控制信号（高
点击查看答案
电平为读，低电平为写)。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：1.主存地址空间分配：8000H～87FFH为系统程序区;8800H～8BFFH为用户程序区。
2.合理选用上述存储芯片，说明各选几片？
3.详细画出存储芯片的片选逻辑。
第7题
在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是（)。A、停止C、PU访问主存B、周
在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是()。
A、停止
C、PU访问主存
B、周期挪用
C、DMA和CPU交替访问主存
D、中断
第8题
若CPU要读取主存单元中的内容，那么在取得总线控制权后，CPU将在第一个时钟周期内通过总线向主存发
送()。 I．“主存读”控制信号 Ⅱ．“地址”信息 Ⅲ．“应答(ACK)”控制信号
点击查看答案
A．Ⅰ
B．Ⅱ
C．Ⅲ
D．Ⅰ、Ⅱ
第10题
● 以下关于Cache的叙述中，正确的是 （6） 。（6）A. 在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素 B. Cache 的设计思想是在合理成本下提高命中率 C. Cache 的设计目标是容量尽可能与主存容量相等 D. CPU 中的Cache容量应大于CPU 之外的Cache容量
