题目内容
（请给出正确答案）
[主观题]
试分析图1.2.4所示逻辑电路，写出Q1，Q2端的逻辑表达式，并化为最简。
试分析图1.2.4所示逻辑电路，写出Q1，Q2端的逻辑表达式，并化为最简。
查看答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
试分析图1.2.4所示逻辑电路，写出Q1，Q2端的逻辑表达式，并化为最简。
如果结果不匹配，请 联系老师 获取答案
更多“试分析图1.2.4所示逻辑电路，写出Q1，Q2端的逻辑表达式…”相关的问题
分析图21.51所示逻辑电路的逻辑功能，并说明其用途。设初始状态为0000，画出CP，Q0，Q1，Q2，Q3的工作波形图。
已知如图4.2.41所示逻辑电路及count、C脉冲波形，试画出输出Q0、Q1、Q2的波形(设Q0、Q1、Q2的初始状态均为“0”)。
由3-8译码器74LS138和逻辑门构成的组合逻辑电路如图P4-16所示。
(1)试分别写出F1、F2的最简或与表达式。
(2)试说明当输入变量A、B、C、D为何种取值时，F1=F2=1。
在图4-33(a)所示各电路图中,CP.A.B的波形如图4-33(b)所示.
(1)写出触发器次态Qn+1的函数表达式.
(2)画出Q1、Q2.Q3、Q4的波形图.假设各触发器初始状态均为0.
在图21.28所示的逻辑图中，试画出Q1端和Q2端的波形，时钟脉冲CP的波形如图21.29所示。如果时钟脉冲的频率是4000Hz，那么Q1和Q2波形的频率各为多少？设初始状态Q1=Q2=0。
图10.17(a)、(b)、(c)、(d)所示各触发器中，设触发器初始状态为0，并已知时钟脉冲CP的波形如图10.17(e)所示。试画出各触发器Q1，Q2，Q3，Q4的波形。
图题4.18所示是用CMOS边沿触发器和或非门组成的脉冲分配电路。试画出在一系列CP脉冲作用下Q1、Q2和Z端对应的输出电压波形。设触发器的初始状态为Q=0。
