首页 > 其他

题目内容（请给出正确答案）

[单选题]

在设计VHDL电路过程中，如何将VHDL文档放入顶层电路图中？（）。

A.在顶层电路图中启动“Tool》》CreatSheetSymbolFromSheetorHDL”命令

B.在顶层电路图中启动“Deign》》CreatSheetSymbolFromSheetorHDL”命令

C.在VHDL编辑环境中启动“Tool》》CreatSheetSymbolFromSheetorHDL”命令

D.在VHDL编辑环境中启动“Deign》》CreatSheetSymbolFromSheetorHDL”命令

查看答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“在设计VHDL电路过程中，如何将VHDL文档放入顶层电路图中…”相关的问题

第1题

VHDL语言是一种结构化设计语言;一个设计实体（电路模块)包括实体与结构体两部分，结构体描述（)。

A.器件外部特性

B.器件的内部功能

C.器件的综合约束

D.器件外部特性与内部功能

点击查看答案

第2题

IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP: 下列所描述的IP核中，对于固IP的正确描述为:（)

A.提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路

B.提供设计的最总产品一模型库

C.以可执行文件的形式提交用户，完成了综合的功能块

D.都不是

点击查看答案

第3题

写出上题电路的VHDL程序。

点击查看答案

第4题

在VHDL中，一个设计实体可以拥有一个或多个()。

在VHDL中，一个设计实体可以拥有一个或多个（)。

点击查看答案

第5题

在PC上利用VHDL进行项目设计，不允许在()下进行，必须在根目录为设计建立一个工程目录。

在PC上利用VHDL进行项目设计，不允许在（)下进行，必须在根目录为设计建立一个工程目录。

点击查看答案

第6题

一个完整的VHDL设计文件通常包括5个部分，分别是库、程序包、()和()、()。

一个完整的VHDL设计文件通常包括5个部分，分别是库、程序包、（)和（)、（)。

点击查看答案

第7题

只给定二输入或门一种器件,用两种方法设计实现逻辑表达式F=A+B+C.并对应写出VHDL语言描述的赋值语句.

点击查看答案

第8题

在VHDL中，为定义的信号赋初值，应该使用（)符号。

A.=:

B.=

C.:=

D.＜=

点击查看答案

第9题

在VHDL中，语句"FORIIN0TO7LOO定义循环次数为()次。

在VHDL中，语句"FORIIN0TO7LOO定义循环次数为（)次。

点击查看答案

第10题

在下列标识符中，是VHDL合法的标识符（)。

A.4h_adde

B.h_adde_

C.h_adder

D._h_adde

点击查看答案

第11题

在VHDL中与BIT数据类型很象，且应用更广泛的数据类型是()

在VHDL中与BIT数据类型很象，且应用更广泛的数据类型是（)

点击查看答案

长沙壹依黑科技有限公司版权所有 ©2024

湘ICP备2024047451号营业执照

违法和不良信息举报电话：400-118-7898

举报/反馈/投诉邮箱：deng＃ujigu.com（请将＃替换成@）